目錄
IBM 正式發表全球首款 0.7 奈米晶片技術，透過全新的 Nanostack 三維電晶體架構，IBM 成功突破現有物理極限，預期該技術最快可於 5 年內導入商業量產，為未來的生成式 AI 與高效能運算奠定關鍵基礎。
AI 晶片效能大躍進：0.7 奈米算力提升 50%、功耗大降七成
IBM 最新的 0.7 奈米技術，能在僅有指甲般大小的晶片面積上，高密度整合多達 1,000 億顆電晶體。相較於該公司 2021 年發表的 2 奈米技術，其電晶體密度翻倍成長。在實際運作表現上，新製程有望較 2 奈米晶片提升最高 50% 的運算效能，或是大幅降低 70% 的耗電量。
顛覆傳統晶片設計！IBM 首創 Nanostack 三維堆疊技術解析
IBM 強調其核心並非單純「縮小」元件尺寸，而是藉由晶圓接合、通道材料創新等關鍵技術，徹重新設計底層架構。
IBM 開發出全球首創的三維奈米片（3D Nanosheet）堆疊設計 Nanostack，可透過垂直與交錯排列的方式，大幅推升單位面積內的電晶體密度，Nanostack 允許在不同的堆疊層中導入相異材料，讓各層的電晶體能夠獨立進行效能與功耗的最佳化，預期將成為支撐未來至少十年半導體製程微縮的技術基石。
破解 AI 記憶體頻寬瓶頸，SRAM 面積成功微縮 40%
在穩定度與實用性方面，Nanostack 架構已通過多項嚴格的技術驗證，包含超薄介電層接合、CMOS 整合、雙通道工程及 CMOS 反相器的實際運作，證明其具備進入實際製造與邏輯運算的能力。
此外，根據 IBM 在 VLSI 2026 會議上發表的最新研究數據，新技術能讓靜態隨機存取記憶體（SRAM）的面積有感縮小約 40%。這意味著未來的晶片能搭載更大容量的快取記憶體，直接解決當前 AI 運算在龐大資料傳輸與高頻寬需求上所面臨的硬體限制。
攜手 ASML 等國際設備巨頭，佈局高數值孔徑 EUV 製程
目前 IBM 已與艾司摩爾（ASML）、科林研發（Lam Research）、東京威力科創（TEL）及 SCREEN 等全球頂尖半導體設備大廠展開合作洽談，各方將共同投入高數值孔徑極紫外光（High NA EUV）製程技術的開發，為下一世代的半導體製造鋪路。
